Opération Thématique 7.1 du GdR-PRC ISIS - Méthodes


J. Sérot, Y. Sorel


1   Animateurs

2   Equipes participantes

3   Thématique générale

Les méthodes traditionnelles d'implantation d'algorithmes de traitement du signal et des images atteignent aujourd'hui leurs limites lorsque les contraintes sont sévères. Dans ce cas les architectures nécessaires sont complexes, construites à partir de processeurs de traitement du signal (DSP), de processeurs généraux (CISC, RISC) et de circuits intégrés spécialisés (ASIC, circuit reconfigurable, circuit full-custom).

L'objectif de l'opération consiste à proposer, étudier et évaluer des méthodologies permettant de réduire de manière significative le temps de cycle conception-implantation-validation de telles applications sur ces architectures, tout en optimisant les ressources utilisées. La notion de prototypage rapide -- autant que possible optimisé -- est donc au centre de nos préoccupations. On visera par ailleurs à ce que ce prototypage soit réalisable par des non-spécialistes des architectures.

Un des problèmes clés provient de la différence existant entre le parallélisme potentiel (intrinsèque) d'un algorithme et celui effectivement exploitable au sein d'une architecture donnée ou en cours de dimensionnement. A partir des structures algorithmiques utilisées en TdSI (itérations spatiales et temporelles, récursivité, ...) le parallélisme potentiel doit donc tout d'abord être mis en évidence en utilisant un formalisme adéquat. Puis on doit établir une mise en correspondance entre les ressources requises par cette formulation et les ressources offertes par l'architecture, tout en respectant les contraintes de l'application (latence, rythme des entrées, mémoires, nombre de processeurs, nombre de circuits intégrés spécifiques, ...).

Si les contraintes ne peuvent pas être satisfaites, il faut remettre en cause l'algorithme lui-même. Ce mécanisme de va-et-vient entre l'algorithme et l'architecture correspond à ce que l'on appelle au GT7 une Adéquation Algorithme-Architecture. La recherche de cette adéquation est donc un processus essentiellement itératif, et doit par là, et au delà de toute formalisation méthodologique, nécessairement être supporté par des outils logiciels. Le développement, la mise à disposition et la validation de tels outils fait partie des objectifs affichés par l'opération 7.1.

A ce jour, deux approches complémentaires ont fait l'objet d'investigations.

La première consiste à traiter l'adéquation dans un cadre formel comme un problème d'optimisation sous contraintes. Algorithme, architecture et implantation sont décrits à l'aide de modéles permettant de spécifier, de vérifier et d'optimiser l'application étudiée. Les modèles employés sont de types graphe, ordre partiel, algèbre (Max,+), système de transitions, automate à états fini. Cette approche s'est concrétisée à travers le choix d'un modèle de graphe de dépendances factorisé conditionné compatible avec la sémantique des langages synchrones pour la spécification et la vérification des algorithmes, et le choix du logiciel d'aide à l'implantation SynDEx, pour le prototypage rapide optimisé sur des architectures multi-composants.

La seconde approche part du principe qu'au sein d'un domaine comme le TdSI, l'exploitation du parallélisme potentiel fait fréquemment appel à un nombre restreint de schémas récurrents que nous appelons squelettes. De tels squelettes peuvent être implantés sous la forme de ``harnais de communication génériques'' associés à des modèles de performances. Le travail du programmeur d'applications se limite alors à choisir, puis à instancier le ou les squelettes concernés avec le code séquentiel spécifique à son algorithme. Par ailleurs, les squelettes s'interprètent et se manipulent naturellement au sein de langages fonctionnels existants comme CaML, ce qui permet d'ouvrir le champ du prototypage rapide aux non-spécialistes des architectures (via l'émulation du code parallèle sur plateforme séquentielle notamment).

4   Organisation

En 97, lors de la première rédaction de ce document, cinq ``tâches'' avaient été affichées pour l'OT 7.1 : Cet affichage répondait d'une part aux problématiques identifiées par les participants au cours de la période 95-97 et d'autre part aux objectifs assignés aux Groupes et Opérations Thématiques par le GdR-PRC ISIS, à savoir la production de résultats tangibles (rapports, publications, outils logiciels et/ou matériels), si possible en accord avec les axes prioritaires des grands programmes nationaux.

La section 5 liste, de manière ordonnée les principales productions de l'OT sur la période 97-2001. La section 6 est un bilan détaillé tâche par tâche.

5   Principaux résultats

  • Plusieurs releases de SynDEx (actuellement v5.1c), avec noyau exécutif optimisé pour TMS320C40, ADSP 21060 (SHARC), MC68332, i80386, MPC555 et UNIX/C/TCP-IP.
  • Implantations avec SynDEx de plusieurs algorithmes de traitement du signal et/ou d'images sur des architectures multi-composants (DSPs, micro-contrôleurs, processeurs CISC, FPGA) dans les laboratoires du LTI, du LE2I, du LASMEA, de l'INRIA, du LESTER.
  • Logiciel CAMLFLOW (compilateur de Caml en graphe flot de données), pouvant être utilisé comme front-end de SynDEx.
  • Développement d'un outil d'aide à la parallélisation fondé sur les squelettes nommé SKiPPER.
  • Mise en place d'un site Web.
  • Plusieurs thèses soutenues, en relation directe avec les travaux de l'OT :
  • Plusieurs articles relevant directement de l'OT dans des revues et conférences nationales et internationales, voir la liste de publications à la fin.
  • Plusieurs participants sont co-auteurs du livre : ``Méthodes et Achitecture pour le traitement du signal en temps réel'' de la collection IC2 en cours de réalisation pour Hermes.

    6   Bilan tâche par tâche

    6.1   Tâche 1 : Rédaction d'un glossaire

    6.1.1   Rappel des objectifs

    Cette tâche était apparue indispensable compte-tenu du vocabulaire, très spécifique et souvent ambigu, employé par des acteurs venant d'horizons parfois très différents (TdS, TdI, architecture, informatique, ...).

    6.1.2   Bilan

    La rédaction du glossaire s'est avérée beaucoup plus complexe que prévue. En effet, nous nous sommes apercus qu'au delà de la simple terminologie, existaient parfois des différences sémantiques significatives voire des ``flous'' importants sur les concepts sous-jacents. Un exemple typique est celui du terme granularité qui -- malgré le rôle clé qu'il joue dans la thématique de l'OT -- n'est pas encore parfaitement défini. Il apparaît donc clairement que la rédaction d'un tel document ne peut véritablement se faire que sur la base d'une réflexion collégiale et de discussions suivies. Le projet initial d'un simple ``dictionnaire'' sur le site Web, enrichi au gré des contributions individuelles est donc resté lettre morte.

    6.2   Tâche 2 : Etude des relations entre les formalismes flot-de-données et fonctionnels

    6.2.1   Rappel des objectifs

    Il s'agissait là d'étudier :

    6.2.2   Bilan

    Cette tâche peut être considérée comme terminée. L'outil camlflow [8][7] -- une passerelle caml vers SynDEx -- développée au LASMEA dans le cadre du projet SKiPPER et distribué librement sur le site de l'auteur sous licence INRIA/GPL, en est la retombée la plus immédiate. CAMLFLOW a permis de répondre à des questions comme :

    6.3   Tâche 3 : Etude de l'influence la granularité en spécification et en implantation

    6.3.1   Rappel des objectifs

    La notion de granularité, tant au niveau spécification qu'implantation, avait été identifiée comme un point clé dans toute démarche d'Adéquation Algorithme-Architecture. En traitement d'images, par exemple, la formulation d'un traitement avec un grain, ligne ou image a des répercussions majeures sur la lisibilité des solutions et sur l'efficacité des implantations.

    6.3.2   Bilan

    Les expériences menées sur la période 98-2001 ont permis de raffiner les questions. Il est apparu notamment nécessaire de :
    1. distinguer les concepts de granularité de données et de granularité de tâche (en relation avec les volumes respectifs de calcul et de communication),
    2. formaliser les relations (intuitives ?) entre ces granularités et le concept de factorisation de graphe (régulière ou irrégulière) utilisée lors de la spécification,
    3. trouver des techniques efficaces de génération de code (C, assembleur, VHDL) dans le cas de spécifications factorisées,
    4. développer des heuristiques permettant d'explorer rapidement l'espace des solutions factorisées,
    5. définir des métriques permettant de quantifier les heuristiques d'optimisation,
    6. intégrer les contraintes d'entrée-sortie (pixel-série, trame entrelacées ou non, ...) aux heuristiques.
    Ces questions ont été abordées de manière ponctuelle lors de l'implantation de certains algorithmes. Par ailleurs, les dernières versions de SynDEx permettent une exploration plus systématique de l' ``espace granulaire'' d'un algorithme, grâce aux facilités de factorisation de graphe [ts97inria] [THAD]. Cependant, nous pensons que ces résultats essentiellement ``expérimentaux'' doivent maintenant faire place à un effort de formalisation plus poussée, tant au niveau spécification qu'implantation.

    6.4   Tâche 4 : Etude des techniques d'implantation statique et/ou dynamique

    6.4.1   Rappel des objectifs

    Formulée initialement comme un simple problème de spécification du modèle d'implantation parallèle dit en ferme de processeurs, cette tâche avait été progressivement élargie et (paradoxalement affinée) jusqu'à aboutir aux sous-tâches suivantes :
    1. Qu'est-ce qu'un modèle de spécification (resp. implantation) dynamique ?
    2. Distinction entre task farming et data farming
    3. Quand (pourquoi) doit on spécifier (resp. implanter) avec un modèle dynamique ?
    4. Peut-on reformuler statiquement une spécification (resp. implantation) dynamique à l'aide du conditionnement ? Si oui, à quel coût (temps de reformulation, lisibilité de la solution, efficacité de l'implantation finale) ?
    5. Comment caractériser les performances et le coût d'une implantation dynamique ? Peut-on en déduire une métrique permettant de décider de la meilleure approche (statique/dynamique) ?
    6. Comment faire coexister des spécifications (resp. implantations) statiques et dynamiques au sein d'une même application ?

    6.4.2   Bilan

    Des résultats intéressants ont été obtenus sur les points 1, 2 et 6 au LASMEA. Dans [13] notamment on présente une une approche de la dialectique statique/dynamique en faisant cohabiter un exécutif statique généré automatiquement par SynDEx et des squelettes de parallélisation dynamiques (data et task farming). Un début de systématisation de la transformation dynamique ® statique est proposé dans [1]. Enfin, les travaux décrits dans [9] pourraient permettre d'établir un pont fructueux entre les deux approches décrites au paragraphe 3.

    6.5   Tâche 5 : Mise en place d'un site Web

    6.5.1   Rappels des objectifs

    Il s'agissait là de donner une visibilté à l'OT en favorisant l'affichage de ses objectifs et la diffusion de résultats (outils, glossaire, publications, ...).

    6.5.2   Bilan

    Créé en 98, le site est maintenu depuis par J. Sérot à l'url

    http://wwwlasmea.univ-bpclermont.fr/Personnel/Jocelyn.Serot/OT71.

    Nous ne disposons malheureusement pas de statistiques de consultation. Il serait souhaitable que tous les acteurs de l'OT pensent à signaler au mainteneur du site les articles, logiciels, CFPs, etc qui peuvent s'y rattacher.

    7   Nouvelle organisation et objectifs

    Lors de la réunion du 20/2/2001, suite au bilan donné au paragraphe précédent, il a été décidé de recentrer l'OT sur les trois tâches suivantes :

    La tâche no 1 se voit confier l'étude théorique et la formalisation des problèmes de granularité. Son premier travail consistera à compléter l'entrée granularité du glossaire (qui n'est pas abandonné !). Ceci se fera sur la base de l'analyse des résultats expérimentaux déjà obtenus, d'une étude bibliographique et de réunions de synthèse/rédaction.

    Pour la tâche no 2, l'objectif est désormais de passer du stade qualitatif au stade quantitatif, c'est à dire de mener des études comparatives des deux techniques, en exploitant les outils développés sur la période 97-2001 (essentiellement SynDEx pour le statique et les dernières versions de SKiPPER pour le dynamique). Ces études doivent permettre de délimiter clairement les domaines d'applications respectifs des deux techniques (temps réel ``dur'' vs temps réel ``mou'', ou ``respect des échéances'' vs ``accélération'' grossièrement) et de quantifier leur efficacité respectives (en termes d'expressivité, de prédictabilité, de cout d'implantation, etc).

    La tâche 3 peut être vue comme une ouverture de l'ex-tâche 2 à d'autres types de formalisme d'entrée. On pense notamment aux langages de spécification dits ``orientés métiers'' ou DSL (Domain Specific Languages). Dans sa version réduite, elle englobe le développement de front-end spécifiques à SynDEx comme AVS, SciCOS ou AIL.

    8   Mode de travail

    Les objectifs de production de résultats énoncés au paragraphe 4 restant plus que jamais d'actualité, il est essentiel que chaque participant à l'OT s'investisse concrêtement dans au moins une des trois tâches. Pour cela, les réunions d'OT doivent être consacrées prioritairement à des séances de travail sur les thèmes proposés. Cela n'interdit pas bien sur des exposés introductifs, originaux ou de synthèse, mais ceux-ci ne peuvent former le seule activité de l'OT. Ces séances de travail peuvent prendre la forme, par exemple, de sessions de rédaction du glossaire (un ou plusieurs termes sont fournis, les participants y réfléchissent séparément et la synthèse est faite en réunion).

    9   Relations industrielles, contrats

    9.1   Projet National RNRT PROMPT

    Le projet PROMPT (Placement Rapide Optimisé sur Machines Parallèles pour les applications Télécoms) s'est effectué avec Thales-Communications, Thales-LCR, Simulog, Armines et l'INRIA Rocquencourt. Il concernait la programmation optimisée d'applications avancées de télécommunication sur multi-SOC (System On a Chip). Il s'est terminé fin 2000.

    9.2   Projet National RNTL ACOTRIS

    Le projet ACOTRIS (Analyse et Conception à Objets Temps Réel pour Implantation asynchrone/Synchrone) s'effectue avec CS-SI, CEA, SITIA, EADS, INRIA-EPATR et l'INRIA Rocquencourt. Ce projet a été labellisé en 2000. Il concerne la spécification en UML, la vérification avec le langage synchrone SIGNAL et l'implantation avec AAA/SynDEx d'applications distribuées temps réel embarquées.

    References

    [12]
    J. Sérot R. Coudarcher and J.P. Dérutin. Implementation of a skeleton-based parallel programming environment supporting arbitrary nesting. In 6th Int. Workshop on High-Level Parallel Programming Models and Supportive Environments, San-Francisco, CA, USA, 23 Apr 2001. To appear.

    [8]
    J. Sérot. CAMLFLOW: a CAML to data-flow graph translator. In S. Gilmore, editor, Trends in Functional Programming 2. Intellect, 2001.

    [9]
    J. Sérot. Tagged-token data-flow for skeletons. Parallel Processing Letters, 2001. To appear.

    [10]
    J. Sérot, D. Ginhac, R. Chapuis, and J.P. Dérutin. Fast prototyping of parallel vision applications using functional skeletons. Journal of Machine Vision and Applications, 2001. To appear.

    [7]
    J. Sérot. Un compilateur CAML -> SynDEx pour les applications de traitement du signal distribuées. In 11eme Journées Francaises des Langages Applicatifs, pages 115--130, 1er February 2000.

    [1]
    R. Coudarcher, J. Sérot, and J.P. Dérutin. Mise en oeuvre statique de squelettes de parallélisation dynamiques sous SynDEx. In 5eme Workshop AAA sur l'Adéquation Algorithme-Architecture, pages 189--196, 26-28 January 2000.

    [6]
    D. Ginhac, J. Sérot, J.P. Dérutin, and Roland Chapuis. SKiPPER ; un environnement de programmation parallèle fondé sur les squelettes et dédiés au traitement d'images. In 17eme Colloque GRETSI sur le traitement du signal et des images, pages 1209--1212, 13-17 September 1999.

    [11]
    J. Sérot, D. Ginhac, and J.P. Dérutin. SKiPPER: a skeleton-based parallel programming environment for real-time image processing applications. In V. Malyshkin, editor, 5th International Conference on Parallel Computing Technologies (PaCT-99), volume 1662 of LNCS, pages 296--305. Springer, 6--10 September 1999.

    [13]
    D. Ginhac Prototypage rapide d'applications de vision artificielle par squelettes fonctionnels Thèse de Doctorat, Université Blaise Pascal de Clermont-Ferrand, 1999.

    [4]
    D. Ginhac, J. Sérot, and J.P. Dérutin. Fast prototyping of image processing applications using functional skeletons on mimd-dm architecture. In IAPR Workshop on Machine Vision Applications, pages 468--471, November 1998.

    [5]
    D. Ginhac, J. Sérot, and J.P. Dérutin. Utilisation de squelettes fonctionnels au sein d'un outil d'aide à la parallélisation. In 4emes Journées Adéquation Algorithme-Architecture en Traitement du Signal et Image, 28-30 January 1998.

    [2]
    D. Ginhac, J. Sérot, and J.P. Dérutin. Evaluation de l'outil SynDEx en vue de prototypage rapide d'applications de traitement d'images sur machine mimd-dm. Traitement du Signal, 14(6):605--613, 1997.

    [3]
    D. Ginhac, J. Sérot, and J.P. Dérutin. Vers un outil d'aide a la parallélisation fondé sur les squelettes. In 16eme Colloque GRETSI sur le traitement du signal et des images, 15-19 September 1997.

    [THTG]
    Thierry Grandpierre. Modélisation d'architectures parallèles hétérogènes pour la génération automatique d'exécutifs distribués temps réel optimisés. PhD thesis, Université de Paris Sud, Spécialité électronique, 30/11/2000.

    [AAA2000]
    Michel Barreteau, Philippe Bonnot, Thierry Grandpierre, Philippe Kajfasz, Christophe Lavarenne, Juliette Mattioli, and Yves Sorel. Prompt : A mapping environment for telecom applications on ``system on a chip''. In CASE2000, International Conference on Compilers, Architecture and Synthesis for Embedded Systems, San Jose, Cal. US, November 2000.

    [AAA2000PROMPT]
    Christine Ancourt, Michel Barreteau, Bernard Dion, Thierry Grandpierre, Irigoin François, Jean Jourdan, Philippe Kajfasz, Christophe Lavarenne, and Yves Sorel. Prompt : Placement rapide optimisé sur machines parallèles pour applications de télécommunications. In AAA2000, Actes du 5ème Worshop sur l'Adéquation Algorithme-Architecture, Paris, January 2000.

    [AAA2000FPGA]
    Ailton Dias, Mohamed Akil, Christophe Lavarenne, and Yves Sorel. Vers la synthèse automatique de circuits à partir de graphes algorithmiques factorisés. In AAA2000, Actes du 5ème Workshop sur l'Adéquation Algorithme-Architecture, Paris, January 2000.

    [THAV]
    Annie Vicard. Formalisation et optimisation des systèmes informatiques distribués temps réel embarqués. PhD thesis, Université de Paris Nord, Spécialité informatique, 5/07/1999.

    [codes99]
    Thierry Grandpierre, Christophe Lavarenne, and Yves Sorel. Optimized rapid prototyping for real-time embedded heterogeneous multiprocessors. In CODES'99 7th International Workshop on Hardware/Software Co-Design, Rome, May 1999.

    [execv4]
    Thierry Grandpierre, Christophe Lavarenne, and Yves Sorel. Modèle d'exécutif distribué temps réel pour SynDEx. Rapport de Recherche 3476, INRIA, August 1998.

    [Budapest]
    Annie Vicard and Yves Sorel. Formalization and static optimization for parallel implementations. In DAPSYS'98 Workshop on Distributed and Parallel Systems, September 1998.

    [FRANCORO2]
    Annie Vicard and Yves Sorel. Formalisation et optimisation statique d'implantations parallèles. In Deuxièmes Journées francophones de recherche opérationnelle, Sousse, Tunisie, April 1998.

    [cesa98]
    Rémy Kocik and Yves Sorel. A methodology to design and prototype optimized embedded robotic systems. In 2nd IMACS International Multiconference CESA'98, Hammamet, Tunisia, April 1998.

    [icsp98]
    Ailton Dias, Christophe Lavarenne, Mohamed Akil, and Yves Sorel. Optimized implementation of real-time image processing algorithms on field programmable gate arrays. In Fourth International Conference on Signal Processing, Beijing, China, October 1998.

    [aaa98inria]
    Ailton Dias, Mohamed Akil, Christophe Lavarenne, and Yves Sorel. Adéquation algorithme architecture appliquée aux circuits reconfigurables. In Actes Quatrièmes Journées AAA en Traitement du Signal et des Images, Saclay, January 1998.

    [ts97inria]
    Christophe Lavarenne and Yves Sorel. Modèle unifié pour la conception conjointe logiciel-matériel. Traitement du Signal, 14(6), 1997.

    [docSynDEx]
    Christophe Lavarenne and Yves Sorel. Documentation du logiciel SynDEx d'aide à l'implantation d'algorithmes sur architectures multi-processeurs sous contraintes temps-réel. http://www-rocq.inria.fr/syndex/.articles/doc/doc/SynDEx42, 1997.

    [rapLecocq]
    Valérie Lecocq. Optimisation d'applications temps réel embarquées par exploitation de la régularité algorithmique. Rapport de Stage INRIA, September 1997.

    [14]
    C. Lavarenne, Y. Sorel. SynDEx : System level CAD Software for the implementation of distributed real-time embedded applications http://www-rocq.inria.fr/syndex.

    [Yang8]
    F.Yang, M.Paindavoine Algorithme et architecture pour l'estimation rapide du mouvement bas‚e sur le filtrage de Gabor 3D : Implantation sur multi-DSPs, 5eŠme workshop Ad‚quation Algorithme-Architecture, Paris, Jan. 2000

    [Yang4]
    F.Yang, M.Paindavoine Fast Motion Estimation Based on Spatio-temporal Gabor Filters : Parallel Implementation on Multi-DSPs, SPIE's 45th Annual Symposium on Optical Science and Technology San Diego, California, USA, July. 2000

    [Yang00]
    F.Yang et M.Paindavoine De‚tection et Localisation de Visages dans une SceŠne : Implantation ParalleŠle sur un Re‚seau de DSPs, Revue Traitement du signal, Vol.17, No.2 2000, pp.179-188.

    [Yang6]
    F.Yang, M.Paindavoine et H.Abdi Implantation d'un r‚eseau de neurones multi-couches pour l'identification de visages sur un re‚seau de DSPs, Journ‚es the‚matiques Universit‚s/Industries sur l'Ade‚quation Algorithme-Architecture pour les applications temps r‚eel industrielles complexes, LILLE,Mars, 1999

    [Yang7]
    F.Yang, M.Paindavoine et H.Abd Identification de visages sur une machine paralleŠle …DSPs: Implantation d'un r‚seau de neurones avec le logiciel SynDEx, Colloque GRETSI'99 sur le traitement du signal et des images, VANNES, Sept, 1999

    [Yang3]
    F.Yang, M.Paindavoine et H.Abdi Parallel implementation of a face-location algorithm on DSPs with SynDEx environment, SPIE's 44th Annual International Symposium on Optical Science and Technology, Denver USA, July. 1999

    [Yang98]
    F.Yang Traitement automatique d'images de visages : algorithmes et architecture, These de doctorat, Univ.Bourgogne, 1998.

    [Yang1]
    F.Yang, M.Paindavoine et H.Abdi Parallel implementation of a face location algorithm based on the Hough transformation, EUSIPCO'98 European Association for Signal Processing Conference, ISLAND of RHODES Greece", Sept. 1998

    [Yang2]
    F.Yang, M.Paindavoine et H.Abdi Parallel implementation on DSP's of a face detection algorithm, IEEE-ICSP'98 4th International Conference on Signal Processing, BEIJING China", Oct. 1998

    [Yang5]
    F.Yang, M.Paindavoine et H.Abdi Implantation sur Multi-DSPs de la de‚tection et de la localisation de visages, 4eŠme workshop Ade‚quation Algorithme-Architecture, Paris, Jan. 1998

    [Haas97]
    L.Haas, F.Yang, M.Paindavoine et C.Milan Ade‚quation de l'algorithme de Canny-Deriche g‚ene‚ralise‚ sur architecture DSP avec l'environnement SynDEx, Revue Traitement du signal, Vol.14, No.6 1997, pp.625-635.

    [THAD]
    Ailton Dias. Contribution à l'implantation optimisée d'algorithmes bas niveau de traitement du signal et des images sur des architectures mono-FPGA à l'aide d'une méthodologie d'adéquation algorithme-architecture. PhD thesis, Université de Paris Sud, Spécialité informatique, 12/07/2000.

    [choquel2]
    J-B. Choquel et P. Jalaguier. Technique de mise au point sur monoprocesseur concernant le chronometrage dans la gestion des semaphores de SynDEx pour multistations. Extension a une utilisation sur Windows 95, 98, NT.. Journée plénière Adéquation Algorithme-Architecture, GDR-PRC ISIS, GT7, ENST Paris, 46 rue Barrault - 75013 Paris (France), 20 Fevrier 2001.

    [choquel1]
    J-B. Choquel Implantation distribuée du filtre de Kalman avec SynDEx. Journée plénière Adéquation Algorithme-Architecture, GDR-PRC ISIS, GT7, ENST Paris, 46 rue Barrault - 75013 Paris (France), 26 Octobre 2000.

    [fassinut1]
    B. Fassinut-Mombot Analyse structurale des systèmes multi-capteurs: granularité. Journée plénière Adéquation Algorithme-Architecture, GDR-PRC ISIS, GT7, ENST Paris, 46 rue Barrault - 75013 Paris (France), 15 Octobre 1998.
    This document was translated from LATEX by HEVEA.